———VRM电压模块详细解析

VRM的组成模块电路：

通常VRM模块电路都是由HIP630X系列和HIP660X系列芯片组成，其中各系列芯片又分别有多种不同的型号，具有一定的差异。图示为HIP6301和HIP6601组成的VRM模块电路。

    VRM模块电路整体功能描述：HIP6301芯片的作用是得到两组相位互补的PWM信号，以Switching的供电方式为GPU提供所需的电压；每一组输出的PWM信号又分别与一个HIP6601芯片相连。PWM信号为一周期性的矩形波信号，当PWM1为高电平，PWM2为低电平时，UGATE1开启，为高电平，使与其相接的MOS管Q1导通，而LGATE1为低电平，Q2关闭；与此同时，因为PWM2为低电平，UGATE2关闭，LGATE2开启，因此Q3关闭，Q4开启，所以此时输入电压Vin将分别通过Q1和Q4，并将通过的电压迭加后得到GPU所需的核心电压Vcore；下一个时刻，PWM1变为低电平，PWM2变为高电平，Q2,Q3导通，Q1和Q4关闭，因此这一个时刻的Vcore是由Vin通过Q2和Q3迭加后得到的。

    接下来我们将具体分析HIP6601和HIP6301芯片的功能。

HIP6301的功能分析

HIP6301的外部封装图示如下

HIP6301的内部电路图示如下

引脚说明：

VID4 (Pin 1), VID3(Pin 2), VID2 (Pin 3), VID1(Pin 4) 和 VID0 (Pin 5)：

    3.3伏逻辑电平，相当于电压标识的作用，不同逻辑电平的组和对应到不同的电压输出值，HIP6301通过对这5个电平的解碼得到相应的Vcore值，对应参数见下表，当5个电平均为高值时，电路关闭。

COMP (Pin 6):

    与内部电路的误差放大器(E\A)的输出端相连，通过与锯齿波发生器(SAWTOOTH GENERATOR)的电压比较得到PWM信号；

FB (Pin 7) :

    反馈信号，与输出的Vcore相连；

FS/DIS (Pin 8):

    与一电阻Rt相连后接地，Rt的大小决定后面HIP6301的转换时钟的频率大小，如果该引脚直接接地，则导致后面的转换电路关闭；

GND (Pin 9) :  接地

VSEN (Pin 10):

    Power good电压的输入，与Vcore相连；

PWM1 (Pin 15), PWM2 (Pin 14), PWM3 (Pin 11)和PWM4 (Pin 18):

    Pulse-Width Modulation，脉冲宽度调制信号，是相位彼此交替的矩形波信号，驱动后面的HIP6301使上下的两个MOS管轮流导通。当只需要3组PWM信号时，应将PWM4接高电平；当只需要2组PWM信号时，应将PWM3和PWM4同时接高电平。下面是4组PWM信号的波形图：

ISEN1 (Pin 16), ISEN2 (Pin 13), ISEN3 (Pin 12) 和ISEN4 (Pin 17):

    电流引脚，连接到PHASE节点，对输入到GPU的电流起分流作用，当某些引脚不用时，应将其悬空；

PGOOD (Pin 19):

    连接到Vcore电压，对Vcore起监视作用，当其在规定范围值时，该电压为高电平；

VCC(Pin 20) :

    接5V工作电压。

具体模块电路的分析

PWM信号产生，电流，电压补偿模块电路

PWM信号产生分析：

    首先对电流进行分析，设流入到Vcore端的电流信号为Iout，则每一个PHASE通道将对Iout电流进行对称的分流，相关波形如图示(3 PHASE通道)

可见Iout电流的频率大小将是每一个信道电流频率大小的3倍（3 PHASE通道），而由于每一个通道电流的彼此交错，使得最终迭加后的电流幅值變化(即Iout的幅值)得以减小，从而使外接电容的功率消耗得以减小。

    每一通道分流后得到的IL电流将经过PHASE节点流入到Isen引脚，相应的电流值为In，如图示

In和IL的关系为：      

Rds(on)为位于电感下方的LOWER MOSFET的D，S极间的导通电阻值

每个引脚的In电流将通过CURRENT AVERAGE模块电路相加除N后得到一个平均的电流值Iavg，相关电路图（4 PHASE通道）如下

    然后每一引脚的In电流将与这个Iavg电流进行比较，得到Ier差异电流。由于每一通道的IL电流相位交错，因此分流下来的In电流相位依旧交错，在与Iavg进行比较并通过一个振幅频率转换器f(jw)后，得到的相位值刚好彼此交错，因此Vcomp信号在与锯齿波信号电压比较后得到的PWM信号也将是相位彼此交错的矩形波信号。PWM波形的频率Fs与HIP6301引脚FS/DIS (Pin 8)所接的Rt的大小有关，具体关系如下

电流，电压补偿功能描述：

    当Vcore端的电流，电压在规定范围内产生波动时，HIP6301芯片具有自动的电流，电压补偿功能，从而确定输出导Vcore端的电流，电压保持稳定的工作值。

    电流补偿功能分析(Current Loop)：每一个PWM通道都有自己独立的电流值，它会与CURRENT AVERAGE模块电路得到的Iavg电流进行比较，如果某一时刻PWM通道电流过大的话，通过比较模块得到的Ier差异电流也会增大(注意振幅频率转换器)，这便导致输入到电压比较器(COMPARATOR)正极端的水平电压值升高，从而使电压比较器的输出信号PWM矩形波的宽度减小，从而重新控制HIP6301芯片的输出电流使其回复到稳定值。

    电压补偿功能分析(Voltage Loop)：基本原理同电流补偿功能相同，不过其控制端是与反馈信号引脚FB (Pin 7)相接的内部误差放大器(ERROR  AMPLIFIER)。因为FB与Vcore电压相连，所以当CPU核心电压在某时刻降低时，在与误差放大器正极端的电压信号VDAC(即5个数字电平VID通过数模转换器后得到的基准电压值)将增大，从而通过与其相接的电压放大器控制PWM信号的变化，以达到重新稳定GPU核心电压值的目的。

电压补偿与电流补偿的差异：

1. 一个VRM 系统只有一个voltage loop，而VRM中 每个channel 都有独立的current loop；

2. Voltage loop 是调整PWM channel 的output duty cycle 来实现补偿，而Current loop 是调整PWM channel 的output pulse width 来实现补偿；

Soft--Star模块，错误保护模块电路分析

首先考虑HIP6301芯片初始化的状态，HIP6301芯片的工作电压V cc通常由ATX电源供给，初始时V cc电压会是一个逐渐增加的状态，在其达到正常工作电压4.375V这段时间内，锯齿波发生器，Soft—Star电路及其它功能模块电路都处于初始的保持阶段，这一状态由电路模块POR(Power-On Reset)加以控制，此时输出的PWM信号处于第三态(THREE STATE)，使得HIP6601芯片的两输出门UGATE和LGATE均处于关闭状态，MOS管关闭。  

当V cc电压达到4.375V后，PWM信号将转入工作状态并且Soft—Star模块电路也将正式工作。如果在某一时刻V cc电压降到3.875V以下的话，POR模块电路将再次关闭转换器，使输出的PWM信号处于第三态，MOS管关闭。

    Soft--Star模块电路分析：一旦当V cc电压达到4.375V后，PWM信号将转入工作状态，此时Soft—Star模块电路也将正式工作，5个VID逻辑电平将通过数模转换器得到VDAC电压，VDAC电压大小是一个从零开始逐渐增大的过程，Soft—Star模块电路也将通过控制误差放大器E\A使最终输出到GPU的核心电压Vcore也是一个缓慢增大的过程，并最终稳定在规定的大小。在这期间有一个延时过程，下面我们来具体分析。

    因为此时PWM信号已进入工作状态，在其前32个时钟周期时间内，DAC模块输出电压将处于一个抑制的状态，输出的PWM信号也会处于第三态；从第33个时钟周期开始会有一小段的间隔时间，PWM输出电压保持低电平，此间误差放大器E\A，锯齿波发生器，电压比较器以及其它一些功能电路模块将开始进入正常工作状态；在这段间隔时间后，输出的PWM脉冲信号带宽将逐渐增加，从而驱动后面的MOS管，使输出到GPU端的电压值逐渐上升，并在第2048个时钟周期前到达核心电压值。所以延时时间长度为DT=2048\Fsw，在2048个时钟周期后，PGOOD才正式初始化。

举例说明，如果Fsw为200KHZ，那么在前32个时钟周期内，即160US时间内PWM输出信号处于第三态，在这之后的一段间隔时间以及直到时钟周期到达2048时，PWM脉冲信号带宽将逐渐增加，输出电压将逐渐增大到工作值，期间的延时时间为10.08MS，所以总共的延时时间大小为：

DT=2048\200k=10.24ms

    相关的波形如图示：

CH1:PWM  CH2: Vcore   CH3: PGOOD

    电压错误保护模块：当电压超过设定输出电压的15% 或是低于设定输出电压的10% 时，将触发UV及OVP两个模块保护电路，使PGOOD输出电压变为低电平，从而使输出的PWM信号处于第三态，MOS管关闭；

    电流错误保护模块：原理同电压保护基本一致，输出电流同一个基准电流I-trip相比较，当输出电流过高时，OC功能模块将驱使Soft—Star模块电路的延时时间增长，从而使输出的PWM信号处于第三态或低电位，MOS管关闭；

HIP6601的功能分析

    芯片封装图示：

    与外部原件的连接：

    引脚说明：

UGATE(Pin 1): Upper gate驱动，与外部的high-side MOS相连，驱动其开启或关闭；

BOOT(Pin 2):  通过一电容(bootstrap capacitor)与PHASE脚相连，bootstrap capacitor的作用是控制high-side MOS的开启；

PWM(Pin 3):  芯片的输入驱动信号，由前面的HIP6301芯片产生；

GND(Pin 4):   接地引脚；

LGATE(Pin 5): Lower gate驱动，与外部的low-side MOS相连，驱动其开启或关闭；

VCC(Pin 6):   芯片的工作电压，接12V电平；

PVCC(Pin 7):  Upper gate的驱动电压，范围通常在5V-----12V之间；

PHASE(Pin 8): 连接在两个MOS管之间，其电压值通过内部的一个击穿保护电路模块予以监视，同时也有反馈的作用；

 HIP6601的内部电路图示如下

模块分析：

    在芯片工作电压VCC达到额定工作值之前，Ugate和Lgate均保持关闭状态。一旦VCC达到工作值，PWM信号将开始控制上下两个门的状态：PWM信号的上升沿将使Lgate门关闭，不过这期间有一个延时时间“Tpdllgate”，之后Lgate门电压开始下降，下降时间设为“Tflgate”，然后再经过一段延时时间“Tpdhugate”后，Ugate门电压才开始上升，上升时间为“Trugate”。电路中的击穿保护模块将在Lgate电压的下降过程中一直对其监控，当其值为低后还要经过一个延时时间“Tpdhugate” Ugate电压才开始上升，这样做的目的是为了防止两个门电压同时为高而产生击穿的危险，其间Ugate门的电压上升延迟时间“Tpdhugate”将由Lgate门的电压下降时间“Tflgate”大小决定；同理，PWM信号的下降沿将使Ugate门关闭，之间同样有一个延迟时间“Tpdlugate”,之后Ugate门电压经过一段下降时间“Tfugate”变为低后，在经过一段延迟时间“Tpdhlgate”后Lgate门电压才开始上升，上升时间为“Trlgate”。具体的波形图图如下：

    首先当LGATE开启后，low-side MOS即导通，而UGATE为低电平，high-side MOS关闭，它与上面的12V输入电压形成开路，此时由PVCC(+12V)向Boot与PHASE间的Bootstrap Capacitor(BC)充电，而Boot处的电位与电容BC处的电位相同，即：Vboot=Vbc；当LGATE为低电平，UGATE转为高电平，